본문 바로가기
장바구니0

Verilog HDL 디지털 설계와 합성의 길잡이 (한국어판) > 디지털 논리

도서간략정보

Verilog HDL 디지털 설계와 합성의 길잡이 (한국어판)

도서 선택옵션 0 개, 추가옵션 0 개

판매가격 30,000원
저자 Palnitkar 원저 장훈 역
도서종류 국내도서
출판사 도서출판 홍릉
발행언어 한국어
발행일 2005-09
페이지수 512
ISBN 8972835013
도서구매안내 온, 오프라인 서점에서 구매 하실 수 있습니다.

구매기능

  • Verilog HDL 디지털 설계와 합성의 길잡이 (한국어판)
    +0원
강의자료없음 보조자료 다운
  • 도서 정보

    도서 상세설명

    제1부 Verilog 기본

    1장 Verilog HDL을 이용한 디지털 설계 개요
    2장 계층적 모델링 개념
    3장 기본 개념
    4장 모듈과 포트(Modules and Ports)xvi
    5장 게이트 수준 모델링
    6장 데이터플로우 모델링
    7장 행위 수준 모델링
    8장 태스크와 함수(Tasks and Functions)
    9장 유용한 모델링 기법들

    제2부 진보된 Verilog

    10장 타이밍과 지연
    11장 스위치 수준 모델링
    12장 사용자 정의 프리미티브
    13장 Programming Language Interface
    14장 Verilog HDL을 이용한 논리합성
    15장 향상된 검증 기술

    제3부 부 록

    A 신호 강도 모델링과 고급 넷 정의
    B PLI 루틴들의 목록
    C 키워드, 시스템 태스크, 컴파일러 지시어 목록
    D 형식적 문법 정의
    E Verlog에 관한 짧은 이야기들
    F Verilog 예제
  • 사용후기

    사용후기가 없습니다.

  • 배송/교환정보

    배송정보

    배송 안내 입력전입니다.

    교환/반품

    교환/반품 안내 입력전입니다.

선택하신 도서가 장바구니에 담겼습니다.

계속 둘러보기 장바구니보기
회사소개 개인정보 이용약관
Copyright © 2001-2019 도서출판 홍릉. All Rights Reserved.
상단으로