본문 바로가기
장바구니0

디자인을 위한 SYSTEM VERILOG > 반도체설계

도서간략정보

디자인을 위한 SYSTEM VERILOG

도서 선택옵션 0 개, 추가옵션 0 개

판매가격 29,000원
저자 Stuart Sutherland | 역자 남상규
도서종류 국내도서
출판사 도서출판 홍릉
발행언어 한국어
발행일 2009-9
페이지수 396
ISBN 9788972837718
도서구매안내 온, 온프라인 서점에서 구매 하실 수 있습니다.

구매기능

  • 디자인을 위한 SYSTEM VERILOG
    +0원
보조자료 다운
  • 도서 정보

    도서 상세설명

    1 systemverilog의 소개
    2 systemverilog 선언 영역
    3 systemverilog 문자값과 내장 데이터 타입
    4 systemverilog 사용자 정의 타입과 열거형 타입
    5 systemverilog 배열, 구조체, 유니온
    6 systemverilog 프로시저 블록, 태스크와 함수
    7 systemverilog 프로시저 구문
    8 systemverilog로 유한 상태 머신 모델링
    9 systemverilog 디자인 계층
    10 systemverilog 인터페이스
    11 systemverilog를 사용해 모델링된 디자인
    12 동작 모델링과 트랜잭션 레벨 모델링
  • 사용후기

    사용후기가 없습니다.

  • 도서문의

    도서문의가 없습니다.

  • 배송/교환정보

    배송정보

    배송 안내 입력전입니다.

    교환/반품

    교환/반품 안내 입력전입니다.

선택하신 도서가 장바구니에 담겼습니다.

계속 둘러보기 장바구니보기
회사소개 개인정보 이용약관
Copyright © 2001-2019 도서출판 홍릉. All Rights Reserved.
상단으로