VHDL을 이용한 RISC 프로세서 설계 > 마이크로프로세서

1부 합성 가능한 VHDL로 기술된 빌딩블록
1장 기본 Memory Element
2장 조합 회로 빌딩 블록
3장 순차 회로
4장 삼상버퍼 및 양방향 버퍼
5장 Finite State Machine 설계
6장 연습문제

2부 8-bit Toy Microprocessor Design
1장 배경설명
2장 Toy Processor의 ISA
3장 RTL 수준의 프로세서 설계
4장 데이터 경로에 필요한 component의 VHSL 설계
5장 데이터 경로의 설계
6장 제어부의 설계
7장 시뮬레이션에 의한 검증
8장 FPGA를 이용한 구현 및 검증
9장 연습문제

3부 16비트 RISC MyRISC Processor 설계
1장 RISC와 CISC 구조의 이해
2장 myRISC의 ISA
3장 myRISC의 signa Cycle Execution 구현
4장 myRISC의 파이프라인 구현
5장 myRISC의 FPGA 보드(MP3100X) 상의 구현

부록A Xilinx FPGA CAD tool 사용법
부록B 셀로코 MP3100X 보드의 간단한 사용법